光刻加工的主要阶段（光刻的后续工艺有哪些,光刻的作用是什么?）
光刻加工的主要阶段（光刻的后续工艺有哪些,光刻的作用是什么?）
光刻过程的典型步骤是匀胶，盖上掩模板，光刻，显影，制备微米级或纳米级的图形。
目前光刻图形化使用的掩模版常为均胶铬板，即在高洁净度、平整度的玻璃(苏打玻璃或石英玻璃)上镀铬金术，覆盖一层防反射物质(Anti-Reflective，AR)，最后涂一层感光胶制备而成。
光刻胶也叫光阻聚合物，像胶水一样粘稠。和相机的底片感光一样，在受到照射后会发生变化，非化学放大型光刻胶分为正胶、负胶以及双型胶
光刻系统常分为接触式、透射投影式和反射投影式。
以负胶为例，在进行光刻时，被曝光的光刻会胶形成不溶于显影液的交联聚合物，未被曝光的部分会被显影液分解掉。
为波长，s为光学掩模和光刻胶的距离，Z为光刻胶厚度，NA为数值孔径，k为与实际相关的系数，在0.5~1.0间，一般为0.8
光源采用波长短的紫外光
光刻工艺是利用类似照相制版的原理，在半导体晶片表面的掩膜层上面刻蚀精细图形的表面加工技术。也就是使用可见光和紫外光线把电路图案投影“印刷”到覆有感光材料的硅晶片表面，再经过蚀刻工艺去除无用部分，所剩就是电路本身了。光刻工艺的流程中有制版、硅片氧化、涂胶、曝光、显影、腐蚀、去胶等。
光刻是制作半导体器件和集成电路的关键工艺。自20世纪60年代以来，都是用带有图形的掩膜覆盖在被加工的半导体芯片表面，制作出半导体器件的不同工作区。随着集成电路所包含的器件越来越多，要求单个器件尺寸及其间隔越来越小，所以常以光刻所能分辨的最小线条宽度来标志集成电路的工艺水平。国际上较先进的集成电路生产线是1微米线，即光刻的分辨线宽为1微米。日本两家公司成功地应用加速器所产生的同步辐射X射线进行投影式光刻，制成了线宽为0.1微米的微细布线，使光刻技术达到新的水平。
涂胶，曝光，显影。
涂胶又分HMDS，Coat，Softbake三步，显影分PEB，Develop，Hardbake三步。
连续喷雾显影/自动旋转显影。一个或多个喷嘴喷洒显影液在硅片表面，同时硅片低速旋转（100～500rpm）。喷嘴喷雾模式和硅片旋转速度是实现硅片间溶解率和均匀性的可重复性的关键调节参数。
扩展资料：
决定光刻胶涂胶厚度的关键参数：光刻胶的黏度（Viscosity），黏度越低，光刻胶的厚度越薄；旋转速度，速度越快，厚度越薄；
影响光刻胶均匀性的参数：旋转加速度，加速越快越均匀；与旋转加速的时间点有关。
一般旋涂光刻胶的厚度与曝光的光源波长有关（因为不同级别的曝光波长对应不同的光刻胶种类和分辨率）：I-line最厚，约0.7～3μm；KrF的厚度约0.4～0.9μm；ArF的厚度约0.2～0.5μm。
参考资料来源：百度百科-光刻
光刻工艺主要步骤
1. 基片前处理
为确保光刻胶能和晶圆表面很好粘贴，形成平滑且结合得很好的膜，必须进行表面准备，保持表面干燥且干净，
2. 涂光刻胶
涂胶的目标是在晶圆表面建立薄的、均匀的，并且没有缺陷的光刻胶膜。
3. 前烘(软烘焙)
前烘的目的是去除胶层内的溶剂，提高光刻胶与衬底的粘附力及胶膜的机械擦伤能力。
4. 对准和曝光(A＆E)
保证器件和电路正常工作的决定性因素是图形的准确对准，以及光刻胶上精确的图形尺寸的形成。所以，涂好光刻胶后，第一步是把所需图形在晶圆表面上准确定位或对准。第二步是通过曝光将图形转移到光刻胶涂层上。
5. 显影
显影是指把掩膜版图案复制到光刻胶上。
6. 后烘(坚膜)
经显影以后的胶膜发生了软化、膨胀，胶膜与硅片表面粘附力下降。为了保证下一道刻蚀工序能顺利进行，使光刻胶和晶圆表面更好地粘结，必须继续蒸发溶剂以固化光刻胶。
7. 刻蚀
刻蚀是通过光刻胶暴露区域来去掉晶圆最表层的工艺，主要目标是将光刻掩膜版上的图案精确地转移到晶圆表面。
8. 去除光刻胶
刻蚀之后，图案成为晶圆最表层永久的一部分。作为刻蚀阻挡层的光刻胶层不再需要了，必须从表面去掉。
第一步：制作光刻掩膜版（Mask Reticle）
芯片设计师将CPU的功能、结构设计图绘制完毕之后，就可将这张包含了CPU功能模块、电路系统等物理结构的“地图”绘制在“印刷母板”上，供批量生产了。这一步骤就是制作光刻掩膜版。
光刻掩膜版：（又称光罩，简称掩膜版），是微纳加工技术常用的光刻工艺所使用的图形母版。由不透明的遮光薄膜在透明基板上形成掩膜图形结构，再通过曝光过程将图形信息转移到产品基片上。（*百度百科）
将设计好的半导体电路”地图“绘制在由玻璃、石英基片、铬层和光刻胶等构成的掩膜版上
光刻掩膜版的立体切片示意图
第二步：晶圆覆膜准备
从砂子到硅碇再到晶圆的制作过程点此查阅，这里不再赘述。将准备好的晶圆（Wafer）扔进光刻机之前，一般通过高温加热方式使其表面产生氧化膜，如使用二氧化硅（覆化）作为光导纤维，便于后续的光刻流程：
第三步：在晶圆上“光刻”电路流程
使用阿斯麦的“大杀器”，将紫外（或极紫外）光通过蔡司的镜片，照在前面准备好的集成电路掩膜版上，将设计师绘制好的“电路图”曝光（光刻）在晶圆上。（见动图）：
上述动图的工作切片层级关系如下：
光刻机照射到部分的光阻会发生相应变化，一般使用显影液将曝光部分祛除
而被光阻覆盖部分以外的氧化膜，则需要通过与气体反应祛除
通过上述显影液、特殊气体祛除无用光阻之后，通过在晶圆表面注入离子激活晶体管使之工作，进而完成半导体元件的全部建设。
做到这里可不算大功告成，这仅仅是错综复杂的集成电路大厦中，普通的一层“楼”而已。完整的集成电路系统中包含多层结构，晶体管、绝缘层、布线层等等：
搭建迷宫大厦一般的复杂集成电路，需要多层结构
因此，在完成一层光刻流程之后，需要把这一阶段制作好的晶圆用绝缘膜覆盖，然后重新涂上光阻，烧制下一层电路结构：
多次重复上述操作之后，芯片的多层结构搭建完毕（下图）：
如果上图看的不太明白，可以看看Intel的CPU芯片结构堆栈图：
当然，我们可以通过高倍显微镜来观察光刻机“烧制”多层晶圆的堆叠情况：
第四步：切蛋糕（晶圆切割）
使用光刻机烧制完毕的晶圆，包含多个芯片（Die），通过一系列检测之后，将健康的个体们切割出来：
从晶圆上将一个个“小方块”（芯片）切割出来
第五步：芯片封装
将切割后的芯片焊
1. wafer 表面处理；
2. 旋涂光刻胶（包括抗反射层）
3. 前烘；
4. 曝光；
5. 后烘；
6. 显影，有的需要在显影前进行坚膜；
7. 刻蚀
